随着设计复杂性不断增加,为满足对功耗、性能、面积和上市时间的苛刻要求,对设计进行形式验证是确保硅片设计成功的重要且必须的签核指标。
Cadence® Conformal® Logic Equivalence Checking Solutions 可为从 RTL到布局布线在内的设计流程提供形式等效性检查功能。
Conformal Smart LEC
Conformal Smart Logic Equivalence Checker (LEC) 是新一代等效性检查解决方案。借助大规模并行架构和自适应证明技术,Conformal Smart LEC 大大缩短了等效性检查周期,将 RTL-to-Gate检查加速了高达 20 倍。