对于 SoC 设计团队而言,在设计探索阶段准确测量 RTL 功耗一直是一项重大挑战。系统级验证工具可以执行真实用例,但是它们与物理实现工具(用于将 RTL 转换成门级和线级电路)和签核工具(用于验证***终设计)是完全分离的。
Cadence® Joules™ RTL Power Solution 填补了这个差距,它可以通过系统级运行时间和容量提供基于时间的RTL功耗分析,同时还可以对门级和线级进行高质量分析。
Joules RTL Power Solution 基于多线程框架架构,可提供超过其他方法高达20 倍的基于时间的RTL功耗分析。该工具还整合了 Cadence Genus™ Synthesis Solution 的快速原型技术,可以在一晚时间内分析多达 2000 万个实例,门级***度在签核结果的 15% 以内。此外,Joules RTL Power Solution 与 Cadence Palladium® Accelerator/Emulator 无缝集成,用于早期系统级功耗分析和优化。